

2009年1月

参考資料

SLA7070MPRT シリーズ アプリケーションノート

Ver. 1.0

部署名	PPD 事業部モーター技術 2グループ
-----	---------------------

本資料は、2相ステッピングモーターユニポーラ駆動用 IC SLA7070MPRT シリーズに関する情報をまとめたものです。
本資料には開発中の製品も含まれておりますので、暫定的な内容が含まれています。
最新情報に関しては、弊社担当部門までお問合せ願います。

〔目次〕

1. はじめに.....	2 頁
2. 特徴.....	2 頁
3. 製品名と機能／特性の相違について.....	3 頁
4. 製品仕様.....	4 頁
5. 減定格図.....	8 頁
6. 外形図&捺印形状.....	9 頁
7. 内部ブロック図&Pin 配列.....	10 頁
8. 応用回路例.....	12 頁
9. 真理値表.....	13 頁
10. ロジック入力端子に関して.....	14 頁
11. ロジック入力タイミング.....	15 頁
12. 励磁シーケンス.....	17 頁
13. 回路構成 (個別回路).....	23 頁
14. 機能説明.....	25 頁
15. ご使用に際して.....	32 頁
16. 熱設計資料.....	36 頁
17. 代表特性例.....	38 頁

1. はじめに

従来より、弊社 2 相ステッピングモーター・ユニポーラ駆動ドライバの各シリーズをご愛顧を賜わってまいりました。

この度、新たに「**SLA7070MPRT シリーズ**」をリリースすることになりました。

本資料は、「**SLA7070MPRT シリーズ**」に関する情報をまとめたものです。

2. 特徴

- 主電源電圧 $V_{BB}=46V(\max)$ 、実使用：10V～44V
- Logic 電源電圧 $V_{DD}=3V\sim 5.5V$ 対応
- 出力電流 $I_o(\max)$ ：1A, 1.5A, 2A, 3A を準備
- Clock 入力駆動に対応(シーケンサーを内蔵)
- 本シリーズに「Full/Half ステップ対応品」と「 μ ステップ対応品」のそれぞれを用意
→ μ ステップ対応品は、Full ステップ～4W1-2 ステップに対応
- モーター電流を検出する抵抗を内蔵
- 本シリーズ品はピンコンパチブル
- ZIP タイプ 23pin モールドパッケージを採用(SLA パッケージ)
- OFF 時間固定の自励式 PWM 電流制御を採用
→ μ ステップ対応品は、電流の設定比率により OFF 時間を 3 段階に自動切換え
- PWM OFF 時の損失を低減する回路(同期整流回路)を搭載
- モーターホールド時に発生する異音を防止する同期 PWM 機能を搭載
- 待機時のドライバー消費電流を低減する Sleep 機能を搭載
- モーターコイルオープン/ショート保護および**過熱保護を内蔵**
- 製品オプションとして以下の機能変更に対応が可能です。

①ブランキング時間

Full/Half 対応品：3.2 μ s(標準), 5.2 μ s(オプション：B タイプ)

μ ステップ対応品：1.7 μ s(標準), 3.2 μ s(オプション：B タイプ)

②入力クロックエッジ

POS エッジ(標準品), 両エッジ(オプション品：W タイプ)

※製品オプションに関するお問合せは、弊社技術担当へご連絡願います。

3. 製品名と機能／特性の相違について

以下に SLA7070MPRT シリーズの製品内容を表 3-1 に記載します。

表 3-1 SLA7070MMPR シリーズ 基本製品一覧

基本製品名称	機能／特性 相違点					
	シーケンサー		電流定格 (最大設定電流値)			
	Full/Half ステップ	μ ステップ	1A	1.5A	2A	3A
SLA7070MPRT	○		○			
SLA7071MPRT	○			○		
SLA7072MPRT	○				○	
SLA7073MPRT	○					○
SLA7075MPRT		○	○			
SLA7076MPRT		○		○		
SLA7077MPRT		○			○	
SLA7078MPRT		○				○

又、更に上記の機能別に対してそれぞれオプション選択が可能です。

- ・ブランキング時間

Full/Half ステップ品 : 3.2 μ s(標準), 5.2 μ s(Bタイプ)

μ ステップ品 : 1.7 μ s(標準), 3.2 μ s(Bタイプ)

- ・Clock エッジ : POS Edge(標準), W Edge(POS/NEG)

4. 製品仕様

表 4-1 絶対最大定格 (Ta=25°C)

項目	記号	規格値	単位	備考
モーター電源電圧	V _M	46	V	
主電源電圧	V _{BB}	46	V	
Logic 電源電圧	V _{DD}	6	V	DC 印加
		7	V	1 μs(Duty5%)以下
出力電流	I _o	1.0	A	SLA7070MPRT, SLA7075MPRT
		1.5	A	SLA7071MPRT, SLA7076MPRT
		2.0	A	SLA7072MPRT, SLA7077MPRT
		3.0	A	SLA7073MPRT, SLA7078MPRT
Logic 入力電圧	V _{IN}	- 0.3 ~ V _{DD} +0.3	V	
REF 入力電圧	V _{REF}	- 0.3 ~ V _{DD} +0.3	V	
検出電圧	V _{RS}	±1	V	
許容損失	P _D	4.7	W	No Fin
ジャンクション温度	T _j	150	°C	
動作周囲温度	T _a	- 20 ~ 85	°C	
保存温度	T _{stg}	- 30 ~ 150	°C	

表 4-2 推奨動作範囲

項目	記号	規格値		単位	備考
		Min	Max		
モーター電源電圧	V _M		44	V	
主電源電圧	V _{BB}	10	44	V	
Logic 電源電圧	V _{DD}	3.0	5.5	V	V _{DD} サージ電圧は±0.5V 以下にして下さい。
ケース温度	T _c		90	°C	12pin リード部温度 No Fin 時

表 4-3 電気的特性 - 1

特に断りなき場合、 $T_a=25^{\circ}\text{C}$ 、 $V_{\text{BB}}=24\text{V}$ 、 $V_{\text{DD}}=5\text{V}$ の条件となります。

項目	記号	定格			単位	条件
		Min.	Typ.	Max.		
主電源電流	I_{BB}			15	mA	動作時
	I_{BBS}			100	μA	Sleep1&Sleep2時
Logic 電源電流	I_{DD}			5	mA	
出力MOSFET耐圧	V_{DSS}	100			V	$V_{\text{BB}}=44\text{V}$, $I_{\text{D}}=1\text{mA}$
最大応答周波数	f_{clk}	250			KHz	Clock Duty=50%時
Logic 入力電圧	V_{IL}			$0.25V_{\text{DD}}$	V	
	V_{IH}	$0.75V_{\text{DD}}$			V	
Logic 入力電流	I_{IL}		± 1		μA	
	I_{IH}		± 1		μA	
REF 入力電圧	V_{REF}			別紙	V	8頁を参照
	V_{REFS}	2.0		V_{DD}	V	出力(OFF)Sleep1 ※1
REF 入力電流	I_{REF}		± 10		μA	
SENSE 検出電圧	V_{SENSE}	$V_{\text{REF}} - 0.03$	V_{REF}	$V_{\text{REF}} + 0.03$	V	$V_{\text{REF}}=0\text{V}\sim 1.5\text{V}$ 基準電圧分番比: 100%時
Sleep - Enable 復帰時間	t_{SE}	100			μs	Sleep1 & Sleep2
スイッチング時間	t_{con}		2.0		μs	Clock \rightarrow Out ON
	t_{coff}		1.5		μs	Clock \rightarrow Out OFF
過電流検知電圧 ※2	V_{OCP}	0.65	0.7	0.75	V	モーターコイルショート時
過電流検知電流 $V_{\text{OCP}} \div R_s$	I_{OCP}		2.3		A	1A品 & 1.5A品
			3.5		A	2A品
			4.6		A	3A品
負荷断線未検知時間	t_{opp}		2		μs	PWM オフから開始
過熱保護温度	T_{tsd}		140		$^{\circ}\text{C}$	ケース裏面(飽和温度時)
Flag 出力電圧	V_{FlagL}			1.25	V	$I_{\text{FlagL}}=1.25\text{mA}$
	V_{FlagH}	$V_{\text{DD}}-1.25$			V	$I_{\text{FlagH}}=-1.25\text{mA}$
Flag 出力電流	I_{FlagL}			1.25	mA	
	I_{FlagH}	-1.25			mA	

※1 Sleep1 の状態は、「 I_{BBS} 」, 「出力: OFF」, 「シーケンサー: **Enable**」となります。

※2 $V_{\text{SENSE}} \geq V_{\text{OCP}}$ の条件で保護回路が働きます。

表 4-4 電気的特性 - 2 (シーケンサーの違いによる仕様)

特に断りなき場合、 $T_a=25^{\circ}\text{C}$ 、 $V_{\text{BB}}=24\text{V}$ 、 $V_{\text{DD}}=5\text{V}$ の条件となります。

① Full/Half ステップ品 : SLA7070MPRT~SLA7073MPRT

項目	記号	定格			単位	条件
		Min.	Typ.	Max.		
基準電圧分割比	Mode F		100		%	$V_{\text{REF}}=V_{\text{SENSE}}=100\%$
	Mode 8		70		%	$V_{\text{REF}}=0\text{V}\sim 1.0\text{V}$
PWM 最小オン時間	$t_{\text{on(min)}}$		3.2		μs	標準(捺印無し)
			5.2		μs	B タイプ(捺印有り)
PWM オフ時間	t_{off}		12		μs	

② マイクロステップ品 : SLA7075MPRT~SLA7078MPRT

項目	記号	定格			単位	条件
		Min.	Typ.	Max.		
基準電圧分割比	Mode F		100		%	$V_{\text{REF}}=V_{\text{SENSE}}=100\%$ $V_{\text{REF}}=0\text{V}\sim 1.0\text{V}$
	Mode E		98.1			
	Mode D		95.7			
	Mode C		92.4			
	Mode B		88.2			
	Mode A		83.1			
	Mode 9		77.3			
	Mode 8		70.7			
	Mode 7		63.4			
	Mode 6		55.5			
	Mode 5		47.1			
	Mode 4		38.2			
	Mode 3		29			
	Mode 2		19.5			
Mode 1		9.8		%		
MO 出力電圧	V_{MOL}			1.25	V	$I_{\text{MOL}}=1.25\text{mA}$
	V_{MOH}	$V_{\text{DD}}-1.25$			V	$I_{\text{MOH}}=-1.25\text{mA}$
MO 出力電流	I_{MOL}			1.25	mA	
	I_{MOH}	-1.25			mA	
PWM 最小オン時間	$t_{\text{on(min)}}$		1.7		μs	標準(捺印無し)
			3.2		μs	B タイプ(捺印有り)
PWM オフ時間	$t_{\text{off 1}}$		12		μs	Mode 8 ~ Mode F
	$t_{\text{off 2}}$		9			Mode 4 ~ Mode 7
	$t_{\text{off 3}}$		7			Mode 1 ~ Mode 3

表 4-5 電気的特性 - 3 (出力電流の違いによる仕様)

特に断りなき場合、 $T_a=25^{\circ}\text{C}$ 、 $V_{\text{BB}}=24\text{V}$ 、 $V_{\text{DD}}=5\text{V}$ の条件となります。

① $I_o=1.0\text{A}$ 品

項目	記号	定格			単位	条件
		Min.	Typ.	Max.		
出力MOS FET ON抵抗	$R_{\text{DS(on)}}$		0.7	0.85	Ω	$I_{\text{D}}=1\text{A}$
出力MOS FET Di 順電圧	V_{F}		0.85	1.1	V	$I_{\text{F}}=1\text{A}$
検出抵抗	R_{S}	0.296	0.305	0.314	Ω	公差 $\pm 3\%$
REF 入力電圧	V_{REF}	0.04		0.3	V	電流設定範囲

② $I_o=1.5\text{A}$ 品

項目	記号	定格			単位	条件
		Min.	Typ.	Max.		
出力MOS FET ON抵抗	$R_{\text{DS(on)}}$		0.45	0.6	Ω	$I_{\text{D}}=1.5\text{A}$
出力MOS FET Di 順電圧	V_{F}		1.0	1.25	V	$I_{\text{F}}=1.5\text{A}$
検出抵抗	R_{S}	0.296	0.305	0.314	Ω	公差 $\pm 3\%$
REF 入力電圧	V_{REF}	0.04		0.45	V	電流設定範囲


③ $I_o=2.0\text{A}$ 品

項目	記号	定格			単位	条件
		Min.	Typ.	Max.		
出力MOS FET ON抵抗	$R_{\text{DS(on)}}$		0.25	0.4	Ω	$I_{\text{D}}=2\text{A}$
出力MOS FET Di 順電圧	V_{F}		0.95	1.2	V	$I_{\text{F}}=2\text{A}$
検出抵抗	R_{S}	0.199	0.205	0.211	Ω	公差 $\pm 3\%$
REF 入力電圧	V_{REF}	0.04		0.4	V	電流設定範囲

④ $I_o=3.0\text{A}$ 品

項目	記号	定格			単位	条件
		Min.	Typ.	Max.		
出力MOS FET ON抵抗	$R_{\text{DS(on)}}$		0.18	0.24	Ω	$I_{\text{D}}=3\text{A}$
出力MOS FET Di 順電圧	V_{F}		0.95	2.1	V	$I_{\text{F}}=3\text{A}$
検出抵抗	R_{S}	0.150	0.155	0.160	Ω	公差 $\pm 3\%$
REF 入力電圧	V_{REF}	0.04		0.45	V	電流設定範囲

※上記の各検出抵抗には、内蔵しています抵抗単体の値に製品構成による抵抗値(約 $5\text{m}\Omega$)が含まれております。


基準電圧 V_{REF} の設定範囲図

※モーター電流設定範囲は、内蔵する抵抗値により決まります。


- ※「モーター電流設定範囲」⇔「Sleep1 設定範囲」の切替えに十分注意してください。
禁止帯に V_{OCP} が存在するため、切替え時間が遅いと OCP 動作 ($V_{SENSE} > V_{OCP}$) となります。

5. 減定格図

図 1 減定格図



6. 外形図&捺印形状



単位：mm


- 端子材質：Cu
- 端子処理：Niメッキ+半田メッキ（鉛フリー）

a.品名標示①	SLA707xMR*
b.品名標示②	WB*
c.品名標示③	PT
d.ロット番号	
第1文字	西暦年号下一桁
第2文字	月
	1~9月：アラビア数字
	10月：O
	11月：N
	12月：D
第3, 4文字	製造日
	01~31：アラビア数字


※品名標示①の「x」は、電流定格とシーケンサの組み合わせにより「0~3」, 「5~8」の数字が標示されます。
 品名標示②の機能(W, B)は、機能が内蔵している場合のみ表示します。
 機能が内蔵していない場合は未表示です。

7. 内部ブロック図&Pin 配列


図 7 - 1 SLA7070MPRT~SLA7073MPRT : Full/Half ステップ対応品



Pin 番号	記号	機能
1	Out A	A 相出力
2		
3	Out A/	A/相出力
4		
5	Sense A	A 相電流検出
6	N.C.	N.C.
7	M1	励磁/Sleep2 設定入力
8	M2	
9	M3	
10	Clock	Step Clock 入力
11	V _{BB}	主電源 (モーター電源)
12	Gnd	製品 Gnd
13	Ref/Sleep1	制御電流/Sleep1 設定入力
14	V _{DD}	Logic 電源
15	Reset	内部 Logic リセット入力
16	CW/CCW	シーケンス正転/逆転切替入力
17	Sync	PWM 制御切替入力
18	Flag	保護回路モニター出力
19	Sense B	B 相電流検出
20	Out B/	B/相出力
21		
22	Out B	B 相出力
23		

図 7 - 2 SLA7075MPRT~SLA7078MPRT : μ ステップ対応品

Pin 番号	記号	機能
1	Out A	A 相出力
2		
3	Out A/	A/相出力
4		
5	Sense A	A 相電流検出
6	Mo	2 相励磁状態モニター出力
7	M1	励磁 / Sleep2 設定入力
8	M2	
9	M3	
10	Clock	Step Clock 入力
11	V _{BB}	主電源 (モーター電源)
12	Gnd	製品 Gnd
13	Ref / Sleep1	制御電流 / Sleep1 設定入力
14	V _{DD}	Logic 電源
15	Reset	内部 Logic リセット入力
16	CW / CCW	シーケンス正転 / 逆転切替入力
17	Sync	PWM 制御切替入力
18	Flag	コイルオープン / ショート検知出力
19	Sense B	B 相電流検出
20	Out B/	B/相出力
21		
22	Out B	B 相出力
23		

8. 応用回路例 (代表品: μ ステップ対応品)

参考定数

$$r1 = 10K\Omega$$

$$r2 = 1K\Omega \text{ (VR)}$$

$$r3 = 10K\Omega$$

$$CA = 100 \mu F / 50V$$

$$CB = 10 \mu F / 10V$$

$$C1 = 0.1 \mu F$$

☆特に VDD ラインのノイズに注意してください。

VDD ラインのノイズが 0.5V 以上になると製品が誤動作する場合がありますので、Gnd パターンの引き回しには十分に注意してください。

製品 Gnd (12pin) 部から VDD 系 Gnd (S - Gnd) と VBB 系 Gnd (P - Gnd) を分けるとノイズ低減の効果があります。

☆使用しない Logic 入力端子 (CW/CCW, M1, M2, M3, Reset, Sync) は、必ず VDD 側又は Gnd 側にプルアップ/プルダウンをしてください。

オープンで使用した場合には、製品が誤動作します。

☆Logic 出力 (MO, Flag) 端子を使用しない場合は、必ずオープンにして下さい。

9. 真理値表

(1) 共通端子

SLA7070MPRT シリーズにおける共通の入力端子の論理は表 9-1 ようになります。

表 9-1 共通入力論理

端子名	Low Level	High Level	Clock	
			POS Edge	W Edge
Reset	定常動作	ロジックリセット	—	
CW/CCW	正転(CW)	逆転(CCW)		
M1	励磁切替え(Sleep2 動作は含まず)			
M2				
M3				
Ref/Sleep1	定常動作	スリープモード 1	—	
Sync	非同期 PWM 制御	同期 PWM 制御	—	

※本製品の Reset 機能は、非同期リセットとなっています。

Reset 端子を High レベルにすると内部 Logic 回路がリセットされます。

この時、REF が Low レベルであれば、出力は励磁原点にて通電されます。

なお、Reset 信号では出力 Disable の制御は出来ませんのでご注意願います。

※REF 端子は、PWM 電流制御用の基準電圧入力と、Sleep(Sleep1)の 2 つの機能を兼ねています。

- $V_{REF} < 1.5V$ (Low レベル) のときは、基準電圧入力端子として機能します。
- $V_{REF} > 2.0V$ (High レベル) のときは、出力が全て OFF(Disable) 状態になります。この際、内部リア回路を停止させて主電源電流 I_{BB} を低減します。但し、この状態において Logic 回路は動作(Enable)状態となります。つまり、Clock 信号を入力すると内部シーケンスが働きます(Sleep1)。

※Sync 機能は、2 相励磁のタイミングのみ有効となります。2 相励磁以外のタイミングで使用すると A 相と B 相の制御において PWM オフ時間や設定電流が異なるためバランスが崩れる恐れがあります(1 相励磁のポイントで使用した場合、Sync としての機能はしませんが問題ありません)。

2 相励磁のタイミングとは、A 相と B 相の電流比率が共にモード 8 のポイントを差します。

(2) 励磁切替え/Sleep2 端子

励磁を設定する端子の論理を表 9-2 に示します。

表 9-2 励磁切替え端子論理

機能 (端子名)			Full/Half ステップ対応品	μ ステップ対応品
M1	M2	M3		
L	L	L	2 相励磁(Mode 8 固定)	2 相励磁(Mode 8 固定)
H	L	L	2 相励磁(Mode F 固定)	2 相励磁(Mode F 固定)
L	H	L	1-2 相励磁(2 分割)	1-2 相励磁(2 分割)
H	H	L	1-2 相励磁(Mode F 固定)	1-2 相励磁(Mode F 固定)
L	L	H	スリープモード 2	W1-2 相励磁(4 分割)
H	L	H		2W1-2 相励磁(8 分割)
L	H	H		4W1-2 相励磁(16 分割)
H	H	H		スリープモード 2

※スリープモード 2(Sleep2)は、スリープモード 1 と同様に出力 OFF(Disable)および主電源電流が低減となります。但し、Sleep2 に関しては内部 Logic 回路が停止(Hold)状態となります。つまり、Clock 信号を入力しても内部シーケンサは進みません。又、スリープモード 2 からの復帰後に Clock を入力するまでに 100 μ s 以上あける必要があります。

(3) モニター出力端子

SLA7070MPRT シリーズには下記に示しますモニター出力を設けています。

- ・ Mo 出力： μ ステップ対応品におけるシーケンスモニター出力
- ・ Flag 出力： 保護機能動作確認用モニター出力

下記表 9-3 にモニター出力論理を示します。

表 9-3 モニター出力論理

端子名	Low Level	High Level
Mo	2 相励磁タイミング以外	2 相励磁タイミング
Flag	正常動作	保護回路動作

※保護回路が働いた時点で出力が OFF 状態となります。

保護回路を復帰するためには、一度 Logic 電源を再投入して下さい。

10. ロジック入力端子に関して

ロジック系入力(Reset, Clock, CW/CCW, M1, M2, M3, Sync)端子には、ノイズ耐量向上のためにローパスフィルター(LPF)を設けています。

又、各入力端子構成は、CMOS 入力となっているためハイインピーダンスの状態にあります。

ご使用の際は、「Low レベル」 or 「High レベル」に固定してご使用願います。

1 1. ロジック入力タイミング

(1) Clock 信号に関して

- a. 本製品の内部 Sequencer Logic 回路は、Clock 信号の立上りエッジ又は、立上り／立下りエッジにて動作します。

クロックパルスの幅としては、ポジティブパルスおよびネガティブパルスのそれぞれ $2\mu\text{s}$ 以上として下さい。

これにより、Clock 応答周波数は、 250KHz になります。

- b. Clock エッジに対するタイミング

Sequencer Logic 回路での Clock エッジ前後で論理を確定する必要があります。

Clock エッジとしては、POS エッジ(標準)と W エッジ(W タイプ)の 2 種類が存在します。


CW/CCW, M1, M2, M3 端子の入力論理は、それぞれのタイプに対してエッジの前後 $1\mu\text{s}$ は論理を保持するようにして下さい(図 4 参照)。

これは、セットアップおよびホールドタイムに相当します。


この期間内に論理を切り替えた場合、Sequencer Logic 回路が予期せぬ動作をする可能性があります。

図 11-1 入力信号タイミング

POS エッジタイプ



W エッジタイプ



※スリープモード 1&2 の復帰後に Clock を入力するまでの時間として、 $100\mu\text{s}$ 以上 あける必要があります。

(2) Reset 信号に関して

a. Reset 信号のパルス幅について

Reset パルス幅(ハイレベル保持時間)は、Clock 信号のパルス幅の規定と同じく $2\mu\text{s}$ 以上として下さい。

b. Reset 解除と Clock 信号のタイミング

Reset 解除(立下りエッジ)と Clock エッジの変化のタイミングが同時となった場合、内部ロジックが予期せぬ動作をする可能性があります。

このため Reset 解除後、図 4 に示すように $5\mu\text{s}$ 以上の時間を設けて Clock 信号を入力するようにして下さい。

(3) 回転方向、励磁モード切替えに関して

本製品では、CW/CCW, M1, M2, M3 による回転方向や励磁モードの設定は、いずれの Mode 状態で切り替えても次の Clock エッジから対応します。


但し、切替え時のモーターの状態によっては、モーター側の動作が追従できず、脱調などの異常動作を起こす可能性があります。

このため、切替えのシーケンスに関しては十分な評価を行なってください。


12. 励磁シーケンス

図 12-1 2相励磁 μ ステップ対応品 Full/Half ステップ対応品

M1 : L, M2 : L, M3 : L (電流 Mode : 8)



M1 : H, M2 : L, M3 : L (電流 Mode : F)




※記載している内容は、基本となる Clock 入力の POS エッジに対してシーケンスが進む状態を示しております。


W_Edge 品の場合、POS エッジと NEG エッジの両エッジでシーケンスが進みます。

図 12-2 1-2 相励磁 μ ステップ対応品 Full/Half ステップ対応品

M1 : L, M2 : H, M3 : L (電流 Mode : 8,F)



M1 : H, M2 : H, M3 : L (電流 Mode : F)




※記載している内容は、基本となる Clock 入力の POS エッジに対してシーケンスが進む状態を示しております。

W_Egde 品の場合、POS エッジと NEG エッジの両エッジでシーケンスが進みます。

図 12-8 W1-2 相励磁 μ ステップ対応品


M1 : L, M2 : L, M3 : H



※記載している内容は、基本となる Clock 入力の POS エッジに対してシーケンスが進む状態を示しております。
W_Edge 品の場合、POS エッジと NEG エッジの両エッジでシーケンスが進みます。

図 12-4 2W1-2 相励磁 μ ステップ対応品


M1 : H, M2 : L, M3 : H



※記載している内容は、基本となるClock 入力のPOS エッジに対してシーケンスが進む状態を示しております。
W_Egde 品の場合、POS エッジと NEG エッジの両エッジでシーケンスが進みます。

図 12-5 4W1-2 相励磁 μ ステップ対応品

M1 : L, M2 : E, M3 : H



※記載している内容は、基本となる Clock 入力の POS エッジに対してシーケンスが進む状態を示しております。
W_Egde の場合、POS エッジと NEG エッジの両エッジでシーケンスが進みます。

励磁切替えについて

励磁の切替え位置は、励磁切替え前の位置から励磁切替え後の一番近い位置へ移行します。
 表 12-1 に各励磁駆動方式の位置を示しています。

表 12-1 励磁モード状態

回転方向	内部シーケンス状態				励磁駆動方式						
	A相側		B相側		2相		1-2相		W1-2相	2W1-2相	4W1-2相
	PWM	Mode	PWM	Mode	Mode 8	Mode F	Mode 8,F	Mode F			
↑ CCW	A	8	B	8	○	○*	○	○*	○	○	○
	A	7	B	9							○
	A	6	B	A						○	○
	A	5	B	B							○
	A	4	B	C					○	○	○
	A	3	B	D							○
	A	2	B	E						○	○
	A	1	B	F							○
	—	—	B	F			○	○	○	○	○
	/A	1	B	F							○
	/A	2	B	E						○	○
	/A	3	B	D							○
	/A	4	B	C					○	○	○
	/A	5	B	B							○
	/A	6	B	A						○	○
	/A	7	B	9							○
	/A	8	B	8	○	○*	○	○*	○	○	○
	/A	9	B	7							○
	/A	A	B	6						○	○
	/A	B	B	5							○
	/A	C	B	4					○	○	○
	/A	D	B	3							○
	/A	E	B	2						○	○
	/A	F	B	1							○
	/A	F	—	—			○	○	○	○	○
	/A	F	/B	1							○
	/A	E	/B	2						○	○
	/A	D	/B	3							○
	/A	C	/B	4					○	○	○
	/A	B	/B	5							○
	/A	A	/B	6						○	○
	/A	9	/B	7							○
	/A	8	/B	8	○	○*	○	○*	○	○	○
	/A	7	/B	9							○
	/A	6	/B	A						○	○
	/A	5	/B	B							○
	/A	4	/B	C					○	○	○
	/A	3	/B	D							○
	/A	2	/B	E						○	○
	/A	1	/B	F							○
	—	—	/B	F			○	○	○	○	○
	A	1	/B	F							○
	A	2	/B	E						○	○
	A	3	/B	D							○
	A	4	/B	C					○	○	○
A	5	/B	B							○	
A	6	/B	A						○	○	
A	7	/B	9							○	
A	8	/B	8	○	○*	○	○*	○	○	○	
A	9	/B	7							○	
A	A	/B	6						○	○	
A	B	/B	5							○	
A	C	/B	4					○	○	○	
A	D	/B	3							○	
A	E	/B	2						○	○	
A	F	/B	1							○	
A	F	—	—			○	○	○	○	○	
A	F	B	1							○	
A	E	B	2						○	○	
A	D	B	3							○	
A	C	B	4					○	○	○	
A	B	B	5							○	
A	A	B	6						○	○	
A	9	B	7							○	

※内蔵シーケンスの状態は、Mode 8 となりますが、電流制御は Mode F 条件で動作します。
 Mode F : 電流制御比率 100%, PWM オフ時間 12 μs

1 3. 回路構成 (個別回路)

(1)制御用モノリシック IC (MIC)

• Sequencer Logic

1Clock 入力方式を採用し、正逆転制御は CW/CCW 入力にてコントロールします。
励磁モードは M1, M2, M3 の論理状態によりコントロールします。
各端子の論理やタイミング規定は別項の真理値表およびロジック入力タイミングを参照
願います。

• PWM Control

OFF 時間固定の自励 PWM 電流制御を行いません。
内蔵発振器(OSC)にて PWM オフ時間を決定しています。
なお動作メカニズムは、現行の SLA7070M シリーズと同一になります。
(詳細な動作は、次節を参照して下さい)

• Synchro Control

モーターホールド時に発生することがある、異音を防止するチョッピング同期回路になり
ます。Sync 端子を High レベルにすることで A 相と B 相のチョッピング OFF を同期させ
るタイミング信号を発生させます。
動作メカニズムは現行の SLA7070M シリーズと同一になりますので、チョッピング同期
機能をモーター回転時に動作させた場合、モーター電流が正常に制御されずトルクの低下や
振動の増加を招く場合があります。このため、回転時に本機能を使用することは推奨して
いません。
又、停止時においても本機能は 2 相励磁のタイミングのみのご使用を推奨しております。
これは、2 相励磁以外のタイミングでは電流制御値や PWM オフ時間の違いにより、同期
しない場合や制御電流のバランスが大きく崩れる可能性があるためです。

• DAC

D/A コンバータ回路になります。
マイクロステップ駆動を行なう場合、Sequencer Logic 回路からの信号を受けて、REF 電圧
を所定の分割値に変換します。
変換される比率に関しては電氣的特性の基準電圧分割比を参照ください。

• Reg 回路

出力 MOS FET のゲートドライブ回路(Pre-Drive)やリニア回路の動作に必要な電源を
生成する内部レギュレータになります。

・ Protect 回路

モーターコイルのショート／オープン保護回路となります。

保護はすべて検出抵抗 R_s に生じた電圧を検知することで働きます。

このため、OUT 端子や電流検出端子が Gnd にショートした際の過電流は検知できません。

又、オープン保護回路は PWM 動作においてのみに働きますので、モーター高速回転時の定電圧駆動時には働きません。

保護回路が働くと出力が Disable となり、復帰するためには Logic 電源を再投入する必要があります。詳細は、次項を参照ください。

・ TSD 回路

本回路は製品の温度が上昇し、閾値以上の温度に達した時点で機能を Disable にしてドライバを保護する回路になります。

復帰の際は、Protect 回路と同様に Logic 電源の再投入が必要です。

(2)出力 MOS FET チップ

電流定格(4種類)の違いにより、それぞれ搭載する MOS FET チップが異なります。

(3)検出抵抗

電流定格の違いにより、搭載する抵抗値は異なります。

電流定格	検出抵抗値
1A	0.305 Ω Typ
1.5A	0.305 Ω Typ
2A	0.205 Ω Typ
3A	0.155 Ω Typ

※上記の各検出抵抗値は、内蔵しています抵抗単体の値に製品構成による抵抗値(約 5m Ω)が含まれております。


1 4. 機能説明

(1)PWM 制御に関して

①ブランキング期間について

実際にモーターを駆動させた際の Sense 端子に発生する動作波形の観測例を図 14-1 に示します。

図 14-1 PWM チョッピング時 Sense 端子波形例




PWM がオン→オフの直後に数 μ s の期間、Sense 端子にはスパイク状のノイズ(リングングノイズ)が発生することが確認できます。このリングングノイズは「モーターコイルの線間容量」「モーター配線の引き回し」等により発生仕方がさまざまです。

SLA7070MPRT シリーズの電流制御は、検出電圧 V_{RS} と DAC 出力電圧 V_{trip} をコンパレータで比較することで制御(PWM オン→オフ)しています。

このため、上記 PWM オンの直後に Sense 端子に発生するリングングノイズが V_{trip} を超えるような場合、コンパレータが反応し PWM オフしてしまいます(ハンチング)。

SLA7070MPRT シリーズでは、PWM オンしてから一定期間はコンパレータからの電流検出信号を無視する「ブランキング期間」を設け、この現象を防止しています(図 14-2)。

図 14-2 PWM 制御時 SENSE 端子波形模式図



②ブランキング時間とハンチング現象について


ブランキング時間を短くする事で電流制御性を向上させる事が出来ますが、同時に同時にリングングノイズに対する余裕度が減少します。

このため、SLA7070MPRT シリーズにて実際にモータを駆動した場合、ハンチング現象が発生する場合があります（図 14-3 に発生時の波形例を示します）。

この対策として、ブランキング時間を長くした、「B タイプ」を用意しました。

このハンチング現象が観測され、トルク低下やモーターからの騒音が大きいといった場合に、ブランキング時間の長い「B タイプ」を使用することにより、これら問題を改善できる場合があります。

図 14-3 ハンチング現象発生時の Sense 端子波形例



③ブランキング時間の違いに関して

ブランキング時間の違いに着目して特性を比較した場合、表 14-1 のようになります。ただし両者の比較は、モーター、モーター電源電圧や REF 入力電圧などといった駆動条件、回路定数が同じ場合を考えます（つまり、製品だけを変えて比較するという意味です）。

表 14-1 ブランキング時間の違いによる特性比較

比較項目	特性比較	
	短	長
内部ブランキング設定時間		
PWM 最小オン時間	小 ←————→	
対リングングノイズ耐量	————→ 大	
最小コイル電流	小 ←————→	
高速回転時のコイル電流 波形ひずみ(主に μ ステップ)	————→ 大	

次に、各項目について簡単に説明します。

- PWM最小 ON 時間 $t_{on(min)}$

本製品の PWM 制御ではブランキング期間が設けてあるため、電流を絞るために ON 時間を短くしようとしても、このブランキング期間分だけは必ず ON となります。PWM 最小 ON 時間とは、このブランキング期間分だけ出力 ON となっている状態の時の、実際に出力 MOSFET が ON している時間を指します。つまり、ブランキング時間の短い方が「小」となります。

- 最小コイル電流

PWM 最小 ON 時間状態で PWM 制御されている時のコイル電流を指します。つまり、パワーダウン等の際にコイル電流を絞っていくとブランキング時間の短い方が電流値を絞ることが出来ます。

- 高速回転時コイル電流波形ひずみ

マイクロステップ駆動時は、入力クロックにより **Itrip** 値が所定の値に変化します。

Itrip 値 (内部の基準電圧分割比) は、正弦波となるよう設定されています。

モータコイル電流は **Itrip** 値となるよう PWM 制御されていますので、コイル電流は正弦波状になるよう制御されることとなります。

実際には、コイルのインダクタンス成分により、目的値へコイル電流が収束するまでには時間が必要となります。

大まかには、コイル電流の **Itrip** 値までの収束時間 (t_{conv}) と入力クロックの周期 (t_{clk}) との関係が、全 **MODE** において常に、

$$t_{CONV} < t_{clk}$$

であれば、コイル電流のエンベロープは **Itrip** に追従する形となります。

ここで t_{conv} の限界値は、電流が増加する方向のときは電源電圧とコイルの時定数、減少方向では電源電圧と時定数と最小 ON 時間によって決まります。

入力クロックの周波数を上げていくと当然、 t_{clk} は小さくなっていきますので、1 クロック期間内でコイル電流が **Itrip** 値へ収束しきれない場合が発生します。この状況では、コイル電流のエンベロープは正弦波から崩れます。

弊社では、この正弦波から崩れた状態を「波形ひずみ」と呼んでいます。


電源電圧、電流設定値、モーターなどの動作条件を同じにして、製品のみを変えて波形を観測し、波形ひずみについて比較をしたものを、図 14-4 に示します。

図中○で囲んだ部位のように、ブランキング時間が $1.7\mu\text{s}$ では **Sense** 端子波形 (電流波形と同じと考えてください) のエンベロープが正弦波状になっているのに対し、ブランキング時間が $3.2\mu\text{s}$ では、正弦波から崩れていることが確認できます。

表 14-1 の「大」とは、同じ駆動条件の下で考えた場合にはブランキング時間の長い方がより低い周波数で波形ひずみを発生し、またクロック周波数が同じであれば、波形のひずみ具合はブランキング時間が短い方が大きくなることを意味します。

なお、このような波形ひずみが確認された場合でも、モーター特性に影響が出るとはいえませんが、十分評価した上で最終的な判断を行ってください。

図 14-4 高速回転時の **SENSE** 端子波形の比較



②PWM オフ期間について

SLA7070MPRT シリーズは、SLA7060M シリーズと同様に PWM オフ時間が内部発振器より生成した固定時間で制御され、電流比率により 3 段階に切替ります(詳細は、6 頁の仕様を参照下さい)。

又、SLA7070MPRT シリーズでは、この PWM オフ時間に消費する損失を低減するための機能が内蔵されています。

この機能は、PWM オン時と同様に MOS FET をオン状態でモーターコイルに蓄えられた逆起電力を解消する方式となります(同期整流動作)。


図 14-5 に SLA7060M シリーズと SLA7070MPRT シリーズとの逆起電力回生方法の違いを示します。

SLA7060M シリーズでは、PWM オン側の MOS FET だけが ON⇔OFF 動作するのに対して、SLA7070MPRT シリーズは、PWM オフ側の MOS FET も OFF⇔ON します。




同期整流動作の切替りの際は MOSFET が同時に ON することを防止するためにデッドタイムデッドタイム(約 $0.5 \mu\text{s}$)を設けています。デッドタイムの期間では、回生電流が FET のボディダイオードに流れます。

図 14-5 同期整流動作

【SLA7060Mシリーズ】



【SLA7070MPRTシリーズ】



デッドタイムの期間は、回生電流がFETボディダイオードに流れます。

(2)保護機能

SLA7070MPRT シリーズには、「モーターコイルショート保護回路」、「モーターコイルオープン保護回路」および「過熱保護回路」が搭載されております。

以下に各保護回路の説明を示します。

①モーターコイルショート保護(負荷ショート)について


SLA7070MPRT シリーズに内蔵したモーターコイル保護回路は、電流制御と同様に検出抵抗に発生する電圧 V_{RS} を検知することで動作します。

モーターコイルショート保護が動作する電圧 V_{OCP} は、約 0.7V に設定しております。

保護回路が働いた時点で出力が Disable の状態となります。

モーターコイルショート保護動作条件： $V_{RS} > V_{OCP}$

図 14-6 モーターコイルショート保護回路動作



※検出抵抗を通らずに流れる過電流は検知できません。

※保護が働いた後に回路を復帰するには、 V_{DD} を立ち上げ直す必要があります。

②モーターコイルオープン保護について(特許申請中)

ユニポーラ駆動において動作時に 1 つの出力端子(モーターコイル)が断線することは、ドライバ破壊の原因になります。これは断線後に接続されている MOS FET が PWM オフ時に逆起電力により非常に高いエネルギーが加わる「アバランシェ状態」となるためです。

「アバランシェ状態」とは、出力が MOS FET のドレイン - ソース間の耐圧に達した状態(ブレイクダウンした状態)でモーターコイルに蓄えられたエネルギーを解消します。

SLA7070MPRT シリーズでは、ある程度のアバランシェエネルギー耐量を持った MOS FET を使用していますが、アバランシェエネルギー耐量は温度に依存し高温になるにつれて低下します。

断線状態では PWM 動作を繰り返すたびに高いエネルギーが加わるため MOS FET の温度は上昇し、「印加エネルギー > 耐量」となった時点でドライバが破壊します。

そこで、SLA7070MPRT シリーズには、この「アバランシェ状態」を検知しドライバを保護する回路を搭載しました。以下にその動作を示します。


モーターコイルが断線すると上で説明しましたように PWM オフ期間中は接続している MOS FET が耐圧に達した状態で再生電流が流れます。このため通常動作時では検出電圧 V_{RS} が PWM オフ期間には負電位になりますが、モーターコイルが断線した状態では正電位が発生することになります。

つまり、PWM オフ期間に V_{RS} が正電位であることを検知することでモーターが断線していることを検知できます。

SLA7070MPRT シリーズでは、検知誤動作を回避するためモーター断線の状態を連続して 3 回検知した時点で保護が働く様に設計されています。

図 14-7 に動作図を示します。

図 14-7 負荷オープン保護動作




※注意

PWM オフした後に発生するサージノイズにより出力のブレイクダウンが確認された場合、ブレイクダウン発生期間が負荷断線未検知時間(t_{opp})を過ぎても継続しますと実際に負荷が断線していても保護機能が働く場合があります。モーター及び配線の引き回し等の見直しをしてブレイクダウン時間を負荷断線未検知時間(t_{opp})内で収まるように改善を行って下さい(セットバラツキの考慮も必要です)。

ブレイクダウンが確認されていない場合には動作に問題ありません。

また、改善方法の1つとして Out-Gnd 間にサージノイズ吸収用のコンデンサを取り付けることで正常動作となる場合が御座います。

**③過熱保護について**

製品温度が上昇し、 T_{tsd} を超えたところで保護回路が働き全ての出力が **Disable** になります。

注意)本製品の内部構成はマルチチップ構成(制御用 IC×1, MOSFET×4, チップ抵抗×2)になっています。実際に温度を検知する場所は制御用 IC ですが、主な発熱源は MOS チップとチップ抵抗になるため距離があるため熱の伝達に遅れが生じます。このため、急激な温度変化には追従できないため設計段階でアブノーマル評価を行ってください。

15. ご使用に際して

(1) モータ電流の定数設定 (r1, r2, Rs)

SLA7070MPRT シリーズにおけるモーター電流 I_o の設定方法は、外付けする部品 $r1$, $r2$, R_s の定数により決まります。以下に I_o を求める計算式を示します。

$$I_o = \frac{r2}{r1+r2} \times V_{DD} \div R_s \quad \dots \dots \text{式①}$$

なお、2重下線の項は基準電圧 V_{REF} になります。

V_{REF} を 0.1V 以下に設定すると製品のバラツキや配線パターンインピーダンス等の影響を受け電流精度が低下する可能性が高くなります。

実際に SLA7070MPRT シリーズが制御する電流 I_{trip} は、DAC によって基準電圧が分圧されます。

$$I_{trip} = \frac{V_{REF}}{R_s} \times (\text{Mode比率}) \quad \dots \dots \text{式②}$$

(2) 制御電流の下限値について

SLA7070MPRT シリーズは、OFF 時間固定の自励式 PWM 電流制御方式を採用しています。固定されている PWM オフ時間内にモーターコイルに蓄えられたエネルギーが解消してしまうとコイル電流は図 15-1 に示すような断続した電流として流れます。

つまり、PWM による平均電流が低下し、モータートルクも低下します。

このコイルに電流が断続的に流れ始める状態を制御電流の下限値と弊社では考えています。

制御電流の下限値は、ご使用されるモーター等の条件により異なりますが、以下の式にて概算できます。

$$I_{o(\min)} = \frac{V_M + R_{DS(on)} \times I_o}{R_m} \times \left\{ \frac{1}{\text{Exp}^{\frac{t_{off}}{T_c}}} - 1 \right\} \quad T_c = L_m / R_m \quad \dots \dots \text{式③}$$

V_M : モーター電源電圧

$R_{DS(on)}$: MOS FET オン抵抗

I_o : 設定電流値


R_m : モーター巻き線抵抗

L_m : モーター巻き線リアクタンス

t_{off} : PWM オフ時間

制御電流値をこの下限値以下に設定しても製品が破壊することはありませんが、設定電流に対し制御電流が悪化します。

図 15-1 制御電流下限モデル波形



(3) アバランシェエネルギーの確認

SLA7070MPRT シリーズのユニポーラ駆動方式は、出力の MOS FET の耐圧を越えるサージ電圧(リングングノイズ)が製品に印加される場合があります。

本製品は、このサージ電圧を想定して十分なアバランシェ耐量を持つ MOS FET を使用しておりますので、通常はサージ電圧が発生しても問題なく使用いただけます。

但し、モーターのハーネスの引き回しが長い場合や定格電流および定格電圧付近で使用される場合は、弊社の想定を越えるアバランシェエネルギーが製品に印加されることがありますので実機評価において必ず製品に印加されているアバランシェエネルギーを確認してください。

アバランシェエネルギーの確認方法を以下にまとめます。

図 15-2 に観測ポイント、図 15-3 に波形図を示します。

【計算例】

図 15-3 の波形観測の結果より

$$V_{DS(AV)}=140V$$

$$I_D=1A$$

$$t=0.5\mu s$$

のデータが得られた場合、アバランシェエネルギー E_{AV} は下記より求められます。

$$E_{AV} \doteq V_{DS(AV)} \times 1/2 \times I_D \times t \dots \dots \dots \text{式④}$$

$$= 140V \times 1/2 \times 1A \times 0.5 \times 10^{-6}$$

$$= 0.035[mJ]$$

例のように計算した E_{AV} を、下記 Fig15-1 に示すグラフと比較し、MOS FET のアバランシェエネルギー耐量範囲内であることを確認して安全性を判断します。




図 15-2 観測ポイント





図 15-3 ブレイクダウン時
波形図

Fig15-1 SLA7070MPRT シリーズ 繰返しアバランシェエネルギー耐量 E_{AV}



(4)電源 (V_{BB} 、 V_{DD}) の ON/OFF シーケンスに関して

本製品は、主電源 V_{BB} とロジック電源 V_{DD} の ON/OFF の順序に制限はありません。

(5)モーター電源電圧 (V_M) と主電源電圧 (V_{BB}) について

本製品は図 7-1 および図 7-2 の内部ブロック図にあるとおり、制御用 IC (MIC) と出力段のパワー MOSFET とを組み合わせた構造をとっているため、モーター電源と主電源とは電氣的に分離されております。したがって、モーター電源と主電源とで異なった電源 (電圧) を使用して駆動することも可能です。

ただし、両電源は電源電圧範囲が異なりますので、注意願います。

(6)内部ロジック回路に関して

a) 内部シーケンサーのリセットに関して

本製品のシーケンサー回路は、ロジック電源 (V_{DD}) 投入時に製品内部にてパワー ON リセット機能が働いて初期化されます。

このため電源投入直後の出力は、励磁原点にて通電される状態となります。

また、モーター動作後にシーケンサーのリセットを施す必要がある場合は、Reset 端子にリセット信号を入力して下さい。

外部よりリセットを施す必要性がない場合には、Reset 端子は使用しませんので、回路上で Reset 端子をロウレベル固定としてください。

b) クロック入力に関して

クロック入力信号を停止すると励磁はモーター Hold 状態になります。

この時、クロック入力信号はロウレベルであってもハイレベルであっても問題はありません。SLA7070MPRT シリーズには、クロックのエッジにて 1 Step 進む、動作設計となっています。

エッジ動作の種類としては、ポジティブエッジで動作するタイプ (片エッジタイプ) と

ポジティブ/ネガティブエッジの両方で動作するタイプ (両エッジタイプ: W エッジ) を

ご用意しています。

c) チョッピング同期回路について

本製品はモーターホールド時に発生することがある、モーター異音を防止するためのチョッピング同期機能を搭載しています。

本機能は、Sync 端子をハイレベルに設定することで働きます。

しかしこの機能をモーター回転時に使用すると制御電流が安定せず、モータートルクの低下や振動の増加が起きる場合があるため、回転時に使用することはお勧めできません。

又、この同期回路は、2 相励磁状態 (Mode8&F) または 1 相励磁状態での Hold 以外で使用した場合には、モーター電流が正常制御されませんので御注意願います。

通常本機能を使用する場合、マイコン等より信号を入力して切り換えを行う方法が一般的ですが、ポートの制限等の問題により信号を入力できない場合には、

次のような方法で本機能を使用することが出来ます。

図 15-4 に示した回路案は、クロック信号を利用した Sync 信号発生回路になります。

ハイレベルのクロック信号が入力されると回路中のコンデンサに充電され、Sync 信号はロウレベルになります。クロック信号をロウレベルで停止させた場合、コンデンサが抵抗により放電され、Sync 信号がハイレベルとなり、同期モードへ移行します。




図 15-4 クロック停止検知回路

なお、使用される最低クロック周波数により回路中の RC 時定数を決定して下さい。
また、クロック入力信号をハイレベルで停止させるシーケンスを検討される場合には、インバータ回路を1つ追加して下さい。

停止時のクロック信号が不明な場合、もしくは W エッジ(両エッジ)タイプをご使用の際は、図 15 - 4 の回路の前に図 15 - 5 に示すエッジ検出回路を追加することで対処できます。




図 15 - 5 エッジ検出回路

d) 出力 Disable(Sleep1,2)回路について


本製品にて、モーターフリー状態（出力 Disable）に設定する場合、REF 端子を 2V 以上にする方法と励磁信号(M1, M2, M3)を使用する方法の 2 種類あります。

どちらの方法においても同時に主電源系の回路が停止して回路電流を低減する Sleep モードになります。違いとしては、REF 端子を用いる方法は、内部シーケンサが Enable 状態にあります。励磁信号を用いた方法では内部シーケンサが HOLD 状態となります。つまり、励磁信号を用いた方法では、Sleep 中に Clock 信号を入力しても励磁タイミングが保持した状態となります。

なお、出力 Disable (Sleep1,2) 状態からモーターを回転させるモードに移行する場合、製品の立ち上がりだけではなく、モーター励磁電流の立ち上がり時間を考慮した上で、Disable 解除からクロックエッジ入力までの時間を設定するようにしてください。

(下記、図 15 - 6 を参照願います。)

図 15 - 6 Disable 解除と Clock 入力のタイミング



※W エッジタイプをご使用の際は、Disable 解除後の Clock が NEG エッジから始まる場合もあります。

e) REF 端子について

本製品の REF 端子は真理値表、ならびに前述 d の項にも説明があるように、

- ①出力電流設定の基準電圧設定
- ②出力 Enable/Disable 制御入力

の 2 つの機能を兼ねた端子となっています。


このため、REF 電圧制御の際には下記に注意してください。

- ※ 1 : ①の領域では、REF 電圧にしたがい制御電流値も変わります。
このため、製品や検出抵抗など、損失には特に注意が必要となります。
- ※ 2 : ②の領域には、出力 Enable と Disable が切替わる電圧が存在します。
Enable 時には、上記※ 1 と同様な注意が必要となります。
また場合によっては、出力が Enable と Disable を繰り返してしまい、出力状態が定まらない、などといった状態となる可能性があります。

f) ロジック系端子について

- ・入力端子 (Clock, Reset, CW/CCW, M1, M2, M3, Sync 端子)
使用しない端子 (論理レベル固定) がある場合には、オープンとはせず、V_{DD} または GND へ接続をしてください。
オープンで使用した場合、製品が予期せぬ動作をする可能性があります。
- ・出力端子 (Mo&Flag 端子)
Mo 端子および Flag 端子は、モニター出力となります。
また製品内部は、図 15 - 7 の等価回路にあるように、インバータ出力となっています。
このため Mo 端子および Flag 端子を使用しない場合は、必ずオープンとしてください。

図 15 - 7 Mo 端子および Flag 端子内部等価回路



16. 熱設計資料

SLA7070MPRT シリーズでの損失を正確に算出するには、モーターの実動作時の時定数や励磁モード、入力周波数及びそのシーケンス等、変動するパラメータが必要になり現実的ではありません。

そこで、まずワースト条件にて、近似計算にて算出します。
最小限のパラメータのみを抽出した損失の計算式は以下の通りです。


$$P = I^2 \times (R_{DS(on)} + R_s) \times 2$$

P	: 製品損失
I	: 動作電流 ≒ I _o
R _{DS(on)}	: 搭載 MOSFET のオン抵抗
R _s	: 搭載検出抵抗

上記にて算出した製品損失を元に、下記 Fig16 - 1 の温度上昇曲線を用いて製品のジャンクション温度を推定します。

この時、最悪条件 (動作周囲温度の最大値) にて、ジャンクション温度が 150°C を超えなければ問題はありますが、最終判断は実動作における製品発熱を測定し、Fig16 - 1 より損失およびジャンクション温度を確認してください。

Fig16-1 製品温度上昇特性



製品に放熱板を付けて使用される場合、 ΔT_{j-a} を算出するパラメータの中で製品の熱抵抗 θ_{j-a} が変化します。

この値は、放熱板の熱抵抗を θ_{FIN} とすると

$$\theta_{j-a} \doteq \theta_{j-c} + \theta_{FIN} = (\theta_{j-a} - \theta_{c-a}) + \theta_{FIN}$$

となり、この式で算出した θ_{j-a} の値を代わりに使用して計算します。

また、実動作にて製品温度を測定しジャンクション温度を推定する場合は、次のように考えます。まず、製品の12Pinリード部の温度上昇を測定します(ΔT_{c-a})。

この温度上昇から前頁の温度上昇曲線グラフを見て、損失Pとジャンクション温度 T_j を推定します。

この際、製品の温度上昇 ΔT_{c-a} とジャンクション上昇温度 ΔT_j の関係は、

以下の計算式で近似できます。

$$\Delta T_j \doteq \Delta T_{c-a} + P \times \theta_{j-c}$$





になります。

☆注意事項

- 本製品は、パワー素子 (MOSFET) と制御 IC (MIC) および検出抵抗を分離したマルチチップ構成となっています。
したがって、発熱源であるパワー素子の温度を、制御 IC にて正確に検知することが出来ないため、過熱保護機能は搭載していません。
このため、ジャンクション温度が保証値 (150°C) を超えないよう十分な熱評価をお願いします。
- この熱設計資料は、実際に製品を動作させる前にどの程度まで使用できるかを検討するための資料です。
最終的には、実機にて製品発熱 (12Pin の温度) を確認して判断して下さい。
製品発熱の最大推奨値は以下のようになります。


- No Fin 時 : 90°C,
- Fin 接続時 : 80°C

17. 代表特性例


(1)出力 MOS FET オン電圧 $V_{DS(on)}$ 特性

(2)出力 MOS FET ボディダイオード順方向電圧 V_F 特性


SLA7070MPRT/SLA7075MPRT



SLA7071MPRT/SLA7076MPRT



SLA7072MPRT/SLA7077MPRT



SLA7073MPRT/SLA7078MPRT

